Arquitetura do CLP e ciclo de scan
1. Fundamentos teóricos
O CLP possui CPU, memória, fonte e módulos de entradas/saídas. Sua lógica é executada ciclicamente: leitura das entradas, processamento do programa, atualização das saídas e tarefas de comunicação/diagnóstico.
O tempo de scan influencia a resposta do sistema. Sinais muito rápidos podem exigir entradas de alta velocidade ou interrupções específicas, pois podem mudar entre ciclos sem serem capturados pela lógica comum.
Diagnóstico de CLP começa distinguindo campo, módulo de I/O, memória lógica e programa. Um LED de entrada aceso não garante que a tag usada no programa esteja correta.
SCAN ≈ leitura I/O + execução + atualização + serviços
2. Exemplo resolvido
Se o scan é 10 ms, a lógica principal é reavaliada cerca de 100 vezes por segundo, embora módulos e comunicações possam ter tempos próprios.
3. Diagrama didático
4. Prática interativa
5. Exercícios de fixação
- Liste etapas do ciclo de scan.
- Por que pulsos rápidos podem ser perdidos?
- Diferencie estado físico da entrada e bit lógico.
6. Verificação de aprendizagem
Avaliação específica da aula
Lógica Ladder básica
1. Fundamentos teóricos
Ladder representa lógica de relés por contatos e bobinas. Contatos examinam estados lógicos; bobinas escrevem resultados. Ramos em série implementam AND e paralelos implementam OR.
É essencial diferenciar contato Ladder de contato físico. Um contato XIC/XIO, por exemplo, representa uma condição sobre um bit e não necessariamente um componente mecânico específico.
Programas legíveis usam nomes simbólicos, comentários e separação entre permissivos, comandos e intertravamentos. A clareza reduz tempo de manutenção.
Série = AND | Paralelo = OR | Bobina = resultado lógico
2. Exemplo resolvido
Para ligar Q0.0 quando I0.0 e I0.1 estão ativos, use dois contatos em série alimentando a bobina Q0.0.
3. Diagrama didático
4. Prática interativa
5. Exercícios de fixação
- Monte uma rung AND.
- Monte uma rung OR.
- Explique por que nomes simbólicos são preferíveis.
6. Verificação de aprendizagem
Avaliação específica da aula
Temporizadores e contadores
1. Fundamentos teóricos
Temporizadores medem tempo condicionado por uma lógica; contadores acumulam eventos. Em CLPs, TON, TOF e retentivos possuem comportamentos distintos quanto a habilitação, acumulador e reset.
Contadores devem receber bordas ou eventos bem definidos. Se o sinal permanecer ativo por vários scans, uma implementação inadequada pode contar múltiplas vezes.
Diagnóstico inclui observar preset, acumulado, bit de concluído e condição de reset. Essas variáveis explicam a maioria dos comportamentos inesperados.
TON: ACC→PRE | CTU: ACC = ACC + 1 por evento
2. Exemplo resolvido
Um transportador deve parar após contar 10 peças. O sensor incrementa CTU em cada borda e a condição DN desliga a esteira até reset autorizado.
3. Diagrama didático
4. Prática interativa
5. Exercícios de fixação
- Explique PRE e ACC.
- Por que usar detecção de borda?
- Dê um exemplo industrial de temporizador.
6. Verificação de aprendizagem
Avaliação específica da aula
Entradas e saídas analógicas
1. Fundamentos teóricos
Módulos analógicos convertem grandezas elétricas em valores digitais e vice-versa. Escalonamento transforma contagens brutas do conversor em unidades de engenharia como °C, bar ou %.
Sinais 4–20 mA possuem vantagem de “zero vivo”: 4 mA representa o limite inferior, permitindo distinguir um valor de processo zero de certas falhas de circuito aberto.
A resolução do conversor, faixa configurada e aterramento influenciam precisão. Ruído e loops de terra podem causar instabilidade mesmo quando o transmissor está correto.
EU = (Raw-RawMin)/(RawMax-RawMin)×Span + LRV
2. Exemplo resolvido
Se 4–20 mA representa 0–100 °C, uma corrente de 12 mA corresponde a 50 °C, pois está exatamente no meio da faixa.
3. Diagrama didático
4. Prática interativa
5. Exercícios de fixação
- Calcule o valor para 8 mA em faixa 0–100.
- Explique zero vivo.
- Cite uma causa de ruído analógico.
6. Verificação de aprendizagem
Avaliação específica da aula
Sequenciamento e diagnóstico
1. Fundamentos teóricos
Sequências industriais podem ser organizadas por estados, etapas ou condições de transição. Cada etapa deve ter critérios claros de entrada, ação e saída, além de tratamento de falhas.
No diagnóstico online, force de sinais deve ser evitado sem procedimento, pois pode mascarar intertravamentos. Monitoramento de tags, tendências e estados é preferível para construir evidência.
Uma sequência robusta possui timeout para detectar atuador que não confirmou posição e registra a etapa em que ocorreu a falha.
ETAPA n → ação | transição = condição confirmada + permissivos
2. Exemplo resolvido
Cilindro avança, sensor de fim de curso confirma, então a sequência libera o próximo motor. Se o sensor não chegar em 5 s, gera-se alarme de timeout.
3. Diagrama didático
4. Prática interativa
5. Exercícios de fixação
- Defina etapa e transição.
- Por que usar timeout?
- Cite risco de force em CLP.